8月28日消息，中国DRAM制造商长鑫存储（CXMT）已在其DRAM晶体管中导入高K金属栅极（HKMG）技术。
这一材料和器件层面的升级，有望缓解制程微缩带来的漏电难题，并为向更先进的1a级DRAM节点演进奠定基础。
随着DRAM器件尺寸持续缩小，传统二氧化硅绝缘层因厚度过薄而逐渐失效，电子可通过量子隧穿效应直接穿透，引发漏电。
为此，长鑫存储采用氧化铪等高介电常数（高K）材料替代传统硅基绝缘层。“K”值代表材料的电荷存储和绝缘能力，氧化铪的介电常数远高于二氧化硅，能在相同电压下容纳更多电荷，并在保持有效绝缘的同时支持器件进一步微缩。
HKMG方案的另一个关键变化，是以定制化金属栅极堆叠取代传统多晶硅栅极，从而消除“多晶硅耗尽效应”带来的电学死区，提升器件效率。
对于DRAM阵列（每个存储单元由一晶体管一电容组成）而言，这一改进尤为重要。实际效益上，HKMG技术不仅可抑制漏电及无效发热，还能改善功耗、提升开关速度——金属栅极的切换速度优于多晶硅，为DRAM实现更高数据传输性能提供了可能。
据市场消息，长鑫存储正将该技术应用于G4代DRAM制程及LPDDR5X产品。业界认为其G4制程对应约1z级节点，HKMG的落地意味着公司正接近1a级节点。同时，长鑫存储还在开发下一代15nm级G5制程，工艺路线持续加速。
在高带宽内存（HBM）领域，长鑫存储已利用18nm级G3制程进入HBM2E风险生产阶段，基于G4制程的HBM3样品也已开始提供。此外，其DDR6内存芯片已完成研发验证，距离量产再近一步。
面对长鑫存储的快速推进，三星电子、SK海力士和美光等传统DRAM巨头正加紧布局更先进的D0a级亚10nm节点，并转向3D DRAM和4F?存储单元架构（通过垂直堆叠晶体管与电容，将单元面积压缩至最小特征尺寸平方的4倍），以保持技术领先。
除技术升级外，长鑫存储也在大幅扩充产能。当前月产能约20万片晶圆，目标年底前提升至30万片/月，其中HBM产能预计约5万片/月。公司在上海和合肥建设两座新工厂，建成后总月产能有望达到60万片。
据预测，长鑫存储可能在2030年前后于产量上超越美光；2026至2031年间，月产能预计每年增加约10万片，至2031年达80万片/月，较2024年增长超5倍。
